Le TRS-80 ne gère pas d'interruption dans sa version de base. Les interruptions ne sont gérées que lorsqu'une interface d'expansion est connectée.
Dans ce cas précis deux sources d'interruption sont implémentée; Une horloge permettant la gestion de la date et de l'heure et les interruptions issue du contrôleur de disquette.
Les interruption gérée sont "masquable", 'est à dire que le processeur peut mettre un voile dessus et ne pas en tenir compte. Si le Z80 autorise les interruptions, dans ce cas le programme est interrompu et dérouté vers une routine spécifique.
Cette routine doit déterminer l'origine de l'interruption pour être en mesure de la traiter. Le TRS-80 permet de lire cette origine à partir d'un registre qui se trouve à l'adresse ${$}$37E0.
- Le Bit 6 signale une interruption issue du contrôleur de disquette
- Le Bit 5 signale une interruption issue de l'horloge (toutes les 25ms)
Chaque lecture de ce registre provoque sa réinitialisation et donc la fin de signalisation des interruptions levées.